注：本文以台积电5nm为节点标准。
随着全球半导体技术的飞速发展，制程工艺的进步成为芯片性能提升的关键。近年来，华为在芯片制造领域面临巨大挑战，尤其是在先进制程工艺上的差距使其在芯片性能在市场竞争中处于不利地位。然而，一旦华为成功生产基于5nm制程工艺的芯片，其与世界先进制程芯片的差距将被快速拉近。
主要原因在于目前已经量产的5nm、4nm和3nm芯片在实际晶体管密度上并无显著递进式增长。以苹果A15、A16、A17 Pro这三款SOC为例：
（这三款SOC并没有在架构上有太大变化，可以较好的进行制程工艺的对比）
从左到右分别是A17 Pro、A16、A15。来源见水印。
由Macworld的研究发现，4nm制程工艺下的A16芯片相较于5nm制程工艺下的A15芯片，其晶体管数量仅从150亿增加到160亿，
“The transistor count has gone up a few percent to 16 billion (from 15 billion), and it’s likely that most of that higher budget is spent in the new display engine (which manages the iPhone 14 Pro’s display down to 1Hz in always-on display mode and can crank it up to 2,000 nits in bright sunlight), memory controller, and image signal processor.”
来源：https://www.macworld.com/article/1073243/a16-processor-cpu-gpu-lpddr5-memory-performance.html
而尽管采用N3工艺的A17 Pro号称拥有近190亿个晶体管，但根据TechInsights的分析，估算出A17 Pro的晶体管数量为165亿。
“The A17 is touted to have nearly 19 billion transistors but with our Floorplan analysis, we estimate the A17 has a 16.5 billion transistor capacity. The change from TSMC’s N4 FinFET to N3 FINFLEX architecture enabled an increase in transistor count for Apple’s A17 SoC over its A16 predecessor, resulting in an implemented transistor density for the A17 in TSMC N3 node that is 50% larger vs Samsung’s SF3E 3nm gate-all-around technology.”
来源：查看链接
三款SOC制程工艺从台积电N5到N4再升级到了N3，但从其实际晶体管密度并没有显著提升。
结合性能与功耗数据，这三款芯片的实际性能提升主要还是来自于核心主频的增加，制程工艺的改进不占主导作用。
数据来源于：“手机性能排行”APP
因此，即便芯片制程从5nm升级到现阶段的3nm，其制程工艺进步带来的性能提升并没有预期的那么大。华为在拥有较好芯片设计能力的情况下，其在5nm制程工艺上的突破将大幅提升其在半导体领域的竞争力，并为后续芯片研发奠定基础。其在设计、制造和优化方面的经验将使其能够更快地追赶上当前先进制程工艺下的芯片。
然而，现阶段唯一量产的3nm芯片A17 Pro使用的是台积电第一代3nm制程工艺N3B。而高通在下半年发布的骁龙8 Gen 4芯片据爆料将采用台积电第二代3nm制程工艺N3E。
也许N3E能给我们带来“真正”的3nm制程工艺？让我们拭目以待。
结尾附上台积电先进工艺理论数据：
整合来源：wikipedia.org
